보호계전장치의 노이즈 및 서지 보호대책

가. 개요

뇌,계통사고,계통조작 등에 의해 발생되는 전력계통의 서지성 이상전압에 대해 전력계통설비는 피뢰기의 보호레벨을 기준으로 한 절연협조방식이 확립되어있다. 그러나 저압회로에 대해서는 일반적으로 피뢰기가 설치되어 있지 않으므로 서어지의 발생원과 저압회로의 전파를 파악하여 적절한 대책을 세워야 한다. 특히 정지형 계전기 내부회로의 신호레벨이나 서지내량보다 침입서지는 훨씬 크기 때문에 불량동작뿐만 아니라 부품의 파괴에 대한 대책을 세워두는 것이 동작신뢰도 향상을 위해 필요하다.

나. 노이즈 및 서어지 대책의 기본

보호계전장치의 서지 억제대책의 기본은 다음과 같다.
 

1. 외부에서 침입하는 서지를 억제한다.(발생원의 억제도 고려할 수 있다)
2. 내부에서 발생하는 서지의 발생원을 억제한다.
3. 억제할 수 없는 서지의 전자회로에의 이행을 저감시킨다.
4. 필요에 따라 노이즈,서지에 강한 검출방식을 검토한다.

[표] 노이즈 및 서지대책

다. 노이즈 및 서지 보호대책

1. CT/PT의 정전쉴드

정전쉴드는 CT/PT의 접지간에 침입하는 Common Mode Noise를 제거하기 위해 사용된다

2. 라인필터

라인필터는 제어전원회로의 극간 및 대 접지간에 침입하는 서지를 제거하기 위해 사용되며, 제어전원선을 끊고 그 사이에 접속되기 때문에 라인필터라고 부른다.

3. Limiter

4. 보조계전기의 Spark Killer

5. 배선의 분리

전선 A를 노이즈 침입이 생각되는 배선, 전선B를 전자회로의 배선이라고 보면 노이즈 원이 배선에서 전자회로의 배선을 분리함으로써 노이즈 이행을 저감시킬 수 있음을 알 수 있다.
이 배선분리는 단순한 일이지만 노이즈 서지 대책 중 가장 효과가 킄 것중의 하나이다. 그러나 근년에는 전자회로가 Compact화 되어 충분한 배선분리를 할 수 없는 경우가 있는데 이런 경우에는 쉴드선을 사용해 대 Earth간의 정전용량 CB를 크게 함으로써 이행전압을 감소시키는 대책을 고려할 필요가 있다.

 6. 접지회로의 강화

그림은 입력PT에 정전쉴드를 하고 제어전원회로에는 라인필터를 넣는 등 노이즈,서지대책을 실시한 트랜지스터 계전장치의 예를 보인 것이다. 그러나 그림에서 제어전원회로에 對 대지간 노이즈가 침입 했다고 하면 그 노이즈는 라인필터의 접지단자를 통해서 계전장치의 접지점으로 흘러 나간다. 이때 계전장치 내부의 접지회로ⓐ점과 ⓑ점간의 서지 임피던스에 의한 전위차 Vsg가 생기며 이 전위차에 의해 전자회로 내부에도 전류가 흐르게 되어 노이즈의 영향을 받게 되는 경우가 있다. 이 때문에 노이즈/서지 대책에서 접지회로를 다루는데 주의하여야 하며 다음의 배려가 필요하다.

7. Noise에 장한 검출방식

트랜지스터 계전기의 검출방식 중 대표적인 것으로 Level 검출방식과 위상비교 방식이 있다. 둘 다 트랜지스터나 IC등 반도체가 고속도로 응동할 수 있는 점을 활용하여 입력파형의 순시치레벨을 검출하든지, 입력파형의 순시치 극성에 따른 구형파로 위상비교 신호를 쓰는 방식인데 입력의 순시치에 고속 응동하기 때문에 노이즈의 영향을 받기 쉽다. 따라서, 노이즈는 주파수가 높고, 그 계속시간도 비교적 짧다는 점에 주목하여 입력기 계전기 정정치를 일정시간동안 초과한 것을 확인한 후에 동작출력을 내는 정한시 레렐검출방식이나, 위상비교하는 복수입력의 위상이 겹치는 시간을 적분하여 적분치가 설정치를 넘는 경우에 동작출력을 내는 적분위상 비교방식 등이 고안되고 있다.
그러나 검출방식은 동작시간 지연이나 과도특성의 변화를 비롯한 계전기 본래의 성능과 밀접한 관계가 있으므로 단지 노이즈/서지 대책면 만이 아닌 종합적인 검토가 필요하다.
 

8. 프리트기판의 배선

IC 처럼 아주 낮은 Level로 동작하는 반도체를 사용하는 경우에는 프리트기판의 설계에 의해서도 耐 노이즈 성능이 변할 수 있다.
제어전원 0V 전위(기준전압)의 패턴강화, 양면 플리트 판일 때에는 앞 뒷면의 직교배선 등이 노이즈 대책상 효과가 있다고 알려져 있다.